C737192解密

C737192解密将cpld内核和控制律加速器(CLA) 的性能与高度集成的控制外设整合于低引脚数目的器件之中。 该系列的代码与以往基于 C28x 的代码相兼容，并且提供了很高的模拟集成度。

一个内部稳压器实现了单电源轨运作。 对 HRPWM 模块实施了改进，以提供双边缘控制 （调频）。 增设了具有内部 10 位基准的模拟比较器，并可直接对其进行路由以控制 PWM 输出。 ADC 可在 0V 至 3.3V 固定全标度范围内进行转换操作，并支持比例式VREFHI / VREFLO 基准。 ADC 接口专门针对低开销/低延迟进行了优化。北京首矽致芯科技提供专业cpld解密，C737192解密，欢迎来电咨询。

特性

高效率 32 位 CPU (TMS320C28x™)
80MHz（12.5ns 周期时间）
16 x 16 和 32 x 32 MAC 运算
16 x 16 双通道 MAC
哈佛 (Harvard) 总线架构
连动运算
快速中断响应及处理
统一内存编程模型
高编码效率 （采用C / C++ 语言和汇编语言）
浮点单元
本地单精度浮点运算
可编程控制律加速器 (CLA)
32 位浮点数学加速器
代码执行不依赖于主 CPU
Viterbi, 复杂数学, 循环校验单元 (VCU)
对 C28x™ 指令集进行了扩展以支持复数乘法、Viterbi 运算及循环冗余校验(CRC)
嵌入式内存
高达 256KB 闪存
容量高达 100kB 的 RAM
2KB OTP ROM
6 通道 DMA
低的器件和系统成本
单 3.3V 电源
无电源排序要求
集成型上电复位和欠压复位
低功耗操作模式
无模拟支持引脚